Trump писал(а):prickК чему эта ссылка вообще? Там нет SB...
давайте сравним санди с процем дороже вдвое, тогда вы чего запоете
Почитай статью, SB в четыре раза быстрее и в два раза дороже.
Atom'ы и Zacate (на древней микроархитектуре K-8) тормоза по сравнению с нормальными процессорами... о чём Вы тут спорить пытаетесь, это факт...
Добавлено через 1 минуту:SATelitИм так нельзя, им мантра сравнения мешает.
И ты решил подпевать не поняв смысла...
А что у интела новая архитектура? Это все доработки коры дуба. Трамп не смешите.
Закат, это не К8, а скорее доработанная версия как и ллано.
Добавлено через 1 минуту 55 секунд:12 поколение это ллано, 14 поколение это бобкэт, 15 поколение бульдозер. Так что ту бульдозер не далеко ушел от старых разработок
Добавлено через 2 минуты 4 секунды:K5 microarchitecture - AMD's first original microarchitecture. The K5 was based on the AMD Am29000 microarchitecture with the addition of an x86 decoder. Although the design was similar in idea to a Pentium Pro, the actual performance was more like that of a Pentium.
K6 microarchitecture - The K6 was not based on the K5 and was instead based on the Nx686 processor that was being designed by NexGen when that company was bought by AMD. The K6 was generally pin-compatible with the Intel Pentium (unlike NexGen's existing processors).
K6-2 microarchitecture - An improved K6 with the addition of the 3DNow! SIMD instructions.
K6-III microarchitecture - A further improved K6 with three levels of cache – 64 KB L1, 256 KB full-speed on-die L2, and a variable (up to 2 MB) motherboard-mounted L3.
K7 microarchitecture - Microarchitecture of the AMD Athlon and Athlon XP microprocessors. Was a very advanced design for its day.
K8 microarchitecture - Also called Hammer (its AMD internal codename), or SledgeHammer (after the first die in the Hammer family). The K8s central processor unit is based on the K7 but was extended to 64 bits, added an integrated memory controller, HyperTransport communication fabric, L2 cache sizes up to 1 MB (1128 KB total cache), and SSE2. Later K8 added SSE3. The K8 was the first mainstream Windows-compatible 64-bit microprocessor and was released April 22, 2003. K8 replaced the traditional front side bus with a HyperTransport communication fabric. Also known as AMD Family 15.
Family 10h microarchitecture - The Family 10h microarchitecture, called K10 popularly, is a architecture which is based on the K8 microarchitecture. Shared Level 3 Cache, 128-bit floating point units, AMD-V Nested Paging virtualization, and HyperTransport 3.0 are introduced in the Family 10h microarchitecture. Barcelona was the first design which implemented it.
Family 14h microarchitecture - The Family 14h microarchitecture, codenamed Bobcat, is a new distinct line from the original AMD64 microarchitectures, which is aimed in the 1 W to 10 W power category; the microprocessor core is in fact a very simplified x86 core. Ontario and Zacate were the first designs which implemented it.
Family 15h microarchitecture - The Family 15h microarchitecture, codenamed Bulldozer, is the successor of the Family 10h microarchitecture. Bulldozer is designed for processors in the 10 W to 100 W category, implementing XOP, FMA4 and CVT16 instruction sets[1]. Orochi was the first design which implemented it.
Добавлено через 1 минуту 27 секунд:Тут вообще ничего не сказано, что бобкэт относится к К10, а уж тем более к К8
К8 рядом не стоял с К10, по производительности
Добавлено через 4 минуты 14 секунд:Любая новая архитектура основывается на старой, анализируются недостатки и дорабатывается.
Например Ам3, быстрые сокета 775, это К10, также 6 ядерники амд равны по произвоидетльности Ы5. 6 потоков против 8.
Добавлено через 1 минуту 10 секунд:К вашему сведению трамп
http://www.thg.ru/cpu/amd_bulldozer_bobcat/AMD Bulldozer и Bobcat: архитектуры нового поколения
Словами НОВОГО все сказано, зачем приплетать К10, а уж тем более К8.
Добавлено через 4 минуты 8 секунд:Трамп вы же инженер, что по вашему блок схема бобкэта похожа на К8
#691
Трамп вы жопу от пальца в таком случае отличить не можете, какой из вас инженер?
Добавлено через 1 минуту 59 секунд:Для начала стоит отметить, что архитектура Bobcat имеет одно важное отличие от конкурентов.
Bobcat поддерживает исполнение команд с изменением последовательности (OOO), в отличие от архитектур ARM и Intel Atom, которые исполняют команды в заданной последовательности. Это решение обходится дороже с точки зрения транзисторов и энергопотребления, однако приносит важное преимущество, особенно для процессоров с одним вычислительным ядром — производительность.
По данным документов AMD,
Bobcat включает в себя движок OOO с двойным декодированием инструкций x86, имеет 32 Кб кеш-памяти L1 для инструкций и 32 Кб — для данных, а также 512 Кб кеш-памяти L2. Ядро поддерживает многоядерные конфигурации, а также связки CPU+GPU (концепция Fusion). Первым процессором AMD со встроенной графикой, как и говорилось ранее, станет чип с кодовым именем Ontario, основанный на Bobcat.
Добавлено через 1 минуту 40 секунд:К8 расмешили вы меня трамп
#691
Ллано еще как то можно сравнивать к 10, но только не К8. И то изменений гораздо больше. Бобкэт просто рядом не стоял
Добавлено через 7 минут 53 секунды:Исполнение команд
Программа, которую выполняет процессор, состоит из набора хранящихся в памяти команд. В простейшем виде обработка команд проходит в две стадии: процессор считывает (выбирает) из памяти, а затем запускает очередную команду. Исполнение программы сводится к повторению процесса выборки команды и ее исполнения. Для выполнения одной команды может потребоваться несколько операций; их число определяется природой самой команды.
Набор действий, требующихся для реализации одной команды, называется ее циклом. На рис. 1.2 показан процесс обработки команд процессором в такой упрощенной схеме, включающей два этапа. Эти этапы называются циклом выборки и циклом исполнения. Прекращение работы программы происходит при выключении машины, в случае возникновения какой-либо фатальной (неисправимой) ошибки, или если в программе имеется команда останова.
#691
Выборка и исполнение команды
В начале каждого цикла процессор выбирает из памяти команду. Обычно адрес ячейки, из которой нужно извлечь очередную команду, хранится в программном счетчике (PC). Если не указано иное, после извлечения каждой команды процессор увеличивает значение программного счетчика на единицу. Таким образом, команды выполняются в порядке возрастания номеров ячеек памяти, в которых они хранятся. Рассмотрим, например, упрощенный компьютер, в котором каждая команда занимает одно 16-битовое слово памяти. Предположим, что значение программного счетчика установлено равным 300. Это значит, что следующая команда, которую должен извлечь процессор, находится в 300-й ячейке. При успешном завершении цикла команды процессор перейдет к извлечению команд из ячеек 301, 302, 303 и т.д. Однако, как мы вскоре узнаем, эта последовательность может быть изменена.
Извлеченные команды загружаются в регистр команд (IR). Команда состоит из последовательности битов, указывающих процессору, какие именно действия он должен выполнить. Процессор интерпретирует команду и выполняет требуемые действия. Все действия можно разбить на четыре категории.
•Процессор — память. Данные передаются из процессора в память или обратно.
•Процессор — устройства ввода-вывода. Данные из процессора поступают на периферийное устройство через устройство ввода-вывода. Возможен и обратный процесс.
•Обработка данных. Процессор выполняет с данными различные арифметические или логические операции.
•Управление. Команда может задавать изменение последовательности выполнения команд. Например, если процессор извлекает из ячейки 149 команду, которая указывает, что следующей по очереди должна быть исполнена команда из ячейки 182, то процессор устанавливает значение программного счетчика равным 182. Таким образом, в следующем цикле выборки команда извлекается не из ячейки 150, а из ячейки 182.
Для выполнения команды может потребоваться последовательность, состоящая из комбинации вышеперечисленных действий.
Рассмотрим, например, гипотетическую машину, характеристики которой приведены на рис. 1.3. В процессоре имеется один регистр данных, который называется аккумулятором (accumulator — АС). Команды и данные имеют длину 16 бит. В такой ситуации память удобно организовать в виде 16-битовых ячеек, в каждой из которых помещается одно слово. Формат команды предусматривает выделение 4 бит для кода операции. Таким образом, всего может быть 24 = 16 различных кодов операций (их можно представить одной шестнадцатеричной2 цифрой), а адресовать можно до 212 = 4096 (4 К) слов памяти (которые можно представить трехзначным шестнадцатеричным числом).
Рис. 1.4, на котором показаны определенные ячейки памяти и регистры процессора, иллюстрирует исполнение фрагмента программы. В этом фрагменте слово, хранящееся в памяти по адресу 940, складывается со словом, хранящимся в памяти по адресу 941, а результат сложения заносится в ячейку 941. Для выполнения этого действия потребуются три команды, каждая из которых включает свой цикл выборки и цикл исполнения.
#691
#691
1.Адрес первой команды, хранящейся в программном счетчике, — 300. Эта команда (она представлена шестнадцатеричным числом 1940) загружается в регистр команд (IR), а показание программного счетчика увеличивается на 1. Следует отметить, что в этом процессе участвуют регистры адреса и буфера памяти, однако для упрощения они игнорируются.
2.Первые 4 бит (первая шестнадцатеричная цифра) регистра команд указы вают на то, что нужно загрузить значение в аккумулятор. Остальные 12 бит (три шестнадцатеричные цифры) указывают адрес 940.
3.Из ячейки 301 извлекается следующая команда (5941), после чего значение программного счетчика увеличивается на 1.
4.К содержимому аккумулятора прибавляется содержимое ячейки 941, и результат снова заносится в аккумулятор.
5.Из ячейки 302 извлекается следующая команда (5941), затем значение программного счетчика увеличивается на 1.
6.Содержимое аккумулятора заносится в ячейку 941.
Этот пример показывает, что для сложения содержимого ячеек 940 и 941 необходимы три цикла команды. При более сложном наборе команд циклов понадобилось бы меньше. Современные процессоры выполняют команды, в состав которых может входить несколько адресов. При этом во время цикла исполнения некоторых команд иногда выполняется несколько обращений к памяти. Вместо обращений к памяти в команды может быть задана операция ввода-вывода.
Функции ввода-вывода
До сих пор мы рассматривали операции компьютера, управляемые процессором, основное внимание обращая на взаимодействие процессора и памяти. О роли компонентов ввода-вывода было упомянуто лишь вскользь.
Процессор может не только читать данные из памяти и записывать их туда, обращаясь по адресу к определенной ячейке, но также читать и записывать данные в устройство ввода-вывода. Таким образом, устройство ввода-вывода (например, контроллер диска) обменивается данными с процессором. При этом процессор должен идентифицировать устройство, которое будет управляться определенным устройством ввода-вывода. Из команд ввода-вывода можно сформировать такие же последовательности, как показанные на рис. 1.4 последовательности команд обращения к памяти.
Иногда желательно, чтобы обмен данными с памятью выполнялся непосредственно устройством ввода-вывода, а процессор в это время выполнял другие задания. В этом случае процессор передает устройству ввода-вывода полномочия для чтения из памяти и записи в память, что позволяет освободить процессор. Во время такой передачи данных устройство ввода-вывода читает или записывает команды в память, принимая на себя ответственность за этот обмен. Такой режим, известный под названием прямого доступа к памяти (direct memory access — DMA), рассматривается в следующих разделах этой главы.
Добавлено через 4 минуты 24 секунды:Микропроцессор К6
Новый микропроцессор компании AMD явился продуктом совместных усилий компании AMD и специалистов из бывшей NexGen. По сути дела, К6 представляет собой воплощение проекта N×686, ранее начатого компанией NexGen, но не завершенного по финансовым причинам
Добавлено через 2 минуты 23 секунды:исполнение команд с изменением последовательности AMD Out-of-order
НА примере санди
#691
Добавлено через 53 секунды:После упреждающей выборки и предварительного декодирования команды x86 подаются на декодеры, которые, в свою очередь, выдают на выходе микрооперации фиксированной длины для дальнейшей обработки с изменением последовательности (out-of-order). В полной аналогии с ядром Nehalem, три из четырёх декодеров ядра Sandy Bridge обрабатывают простые команды, в результате чего каждый выдаёт по одной микрооперации на выходе, в то время как четвёртый декодер обрабатывает сложные инструкции и выдаёт до четырёх микроопераций. Кроме того, микропрограммные инструкции размером более четырех микроопераций разбиваются на блоки по четыре микрооперации.
Добавлено через 3 минуты 14 секунд:out-of-order execution
Исполнение с изменением последовательности (команд). Совокупность методов, позволяющих передавать команды в исполнительные блоки в порядке, отличном от предписанного программой. После завершения исполнения команды вновь располагаются в надлежащем порядке. Это делается для повышения производительности процессора, так как позволяет уменьшить зависимость соседних команд по данным (data dependency) и исполнять несколько команд параллельно.
Добавлено через 1 минуту 37 секунд:#691
Добавлено через 4 минуты 8 секунд:Проще будет нарисовать вот такую схему
#691
Штеудеям все равно не понять
prick » 02 май 2011, 21:51 
